# PENT ABSTRACTS OF JAIN

(11)Publication number:

2001-148690

(43) Date of publication of application: 29.05.2001

(51)Int.CI.

H04L 7/00

H03K 5/15

H04L 12/40

(21)Application number: 11-329454

(71)Applicant: SONY CORP

(22)Date of filing:

19.11.1999


(72)Inventor: MIURA KIYOSHI

# (54) CLOCK GENERATOR

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a clock generator of a simple constitution which can obtain the spread spectrum clocks which are synchronized with each other within a fixed phase error and also can decrease the electromagnetic noises.

SOLUTION: This clock generator includes a clock generation part 1, a selection processing part 3 and a dithering control part 2. The part 1 generates the m-phase clock signals having the phases shifted from each other by a fixed extent with desired frequency and these generated clock signals are supplied to the part 3. The part 2 supplies a control signal to the part 3. The part 3 selects successively one of m-phase clock signals according to the control signal that is supplied from the part 2 to fluctuate back and forth the phase of the clock signal with a prescribed relation and within a range of accuracy that is allowed by a communication system serving as a supply destination and then to obtain a 2nd clock signal having scattered peaks on a spectrum from the part 3.



# **LEGAL STATUS**

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-148690 (P2001-148690A)

(43)公開日 平成13年5月29日(2001.5.29)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		テーマコード(参考)		
H04L	7/00		H04L	7/00	Z	5 J O 3 9	
H03K	5/15		H03K	5/15	G	5 K 0 3 2	
H04L	12/40	•	H 0 4 L	11/00	320	5 K 0 4 7	


		審査請求	未請求	請求項の数7	OL	(全 1	1 頁)
(21)出願番号	特願平11-329454	(71)出顧人		85 株式会社			
(22) 出顧日	平成11年11月19日(1999.11.19)	(72)発明者 (74)代理人 ドターム(参	三浦 7 東京都 一株式5 1000827 弁理士 考) 5J0	品川区北品川 6° 会社内	丁目 7 着 至17 EE DA13 DB	¥35号 24 318	

# (54) 【発明の名称】 クロック発生装置

#### (57)【要約】

【課題】 簡素な構成で一定の位相差内で同期がとれたスペクトラム拡散クロックを得られるようにし、電磁ノイズを低減できるようにする。

【解決手段】 クロック生成部1と、選択処理部3と、ディザリング制御部2とを設ける。クロック生成部1において、所望の周波数で位相が一定分だけ互いにずれたm相のクロック信号を生成し、クロック生成部1において生成したクロック信号を選択処理部3に供給する。選択処理部3にディザリング制御部2から制御信号に応じてm相のクロック信号の内の一つを組次選択することにより供給先である通信系が許容する精度の範囲内で位相を所定の関係で前後に変動させ、スペクトラム上のピークを分散させた第2のクロック信号を選択処理部3から得る。



# 【特許請求の範囲】

【請求項1】 バスで接続された電子機器間でデータ通信を行う通信システムにおけるクロック発生装置において.

互いに位相差を有するm相のクロック信号を生成するクロック生成手段と、

上記クロック生成手段から供給される上記m相のクロック信号の一つを順次選択して第2のクロック信号として出力する選択手段と、

上記選択手段から得られる上記第2のクロック信号のスペクトラムが拡散するように上記選択手段に制御信号を供給して制御する制御手段とを備えたことを特徴とするクロック発生装置。

【請求項2】 請求項1において、

上記制御手段は、上記第2のクロック信号の位相が所定 基準に対して進む期間と、遅れる期間とを交互に繰り返 すように制御することを特徴とするクロック発生装置。

【請求項3】 請求項1において、

上記クロック生成手段は、多段リングオシレータを含む ことを特徴とするクロック発生装置。

【請求項4】 請求項1において、

上記クロック生成手段は、遅延素子で順次シフトさせて 上記m相のクロック信号を生成することを特徴とするクロック発生装置。

【請求項5】 請求項1において、

上記クロック生成手段は、シフトレジスタで順次シフトさせて上記m相のクロック信号を生成することを特徴とするクロック発生装置。

【請求項6】 請求項1において、

上記選択手段は、ワイヤードORで構成されることを特徴とするクロック発生装置。

【請求項7】 請求項1において、

制御手段は、シフトレジスタを環状に接続し、上記シフトレジスタの出力を論理的にデコードすることにより上記制御信号を生成することを特徴とするクロック発生装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば、IEE E1394シリアルインターフェース方式等による通信機能を有した電子機器に用いて好適なクロック発生装置に関する。

#### [0002]

【従来の技術】現在、マルチメディア化に対応してパーソナルコンピュータと各民生機器間をつなぐ次世代の周辺装置インターフェースとしてIEEE1394と称されるシリアルインターフェース方式が提案されており、このインターフェース方式を用いてVTR、ビデオカメラ、プリンタ、楽器、家庭内LAN等のシステムへの応用が進められている。

【0003】また、民生機器等においては、電磁ノイズの問題が各安全基準により規制されている。このため、高速化が図られたディジタル機器においては、電磁ノイズを低減する一つの方法としてスペクトラム拡散クロックを用いる。具体的には、特定の周波数にスペクトラムのピークが発生しないように意識的にノイズを加えてジッターを発生させたり、また、回路の動作に影響しない程度、例えば、数KHzから数100KHzで緩やかに周波数を変動させている。

#### [0004]

【発明が解決しようとする課題】しかしながら、IEE E1394等を用いたシリアル通信では、実際にケーブル上でのシリアル通信を扱う物理レイヤのLSIチップにおいて、通信を保証するため周波数精度として、通常50ppmwから100ppm程度が要求されており、クロック周波数を緩やかに変動させることはできない。

【0005】図12にシリアル通信系の構成の一例を示す。図12に示すように物理レイヤのLSIチップ101は、リンクレイヤのLSIチップ102と物理媒体としての伝送ラインとの間に介在する。そして、LSIチップ101は、リンクレイヤのLSIチップ102に対してパケットデータの送受信をシリアル用のクロックを分周したものに基づいてパラレルに行う。具体的には、1EEE1394の場合においては、50MHzで最大8ビットのパラレルデータがCMOSレベル(3Vまたは5V)で伝送される。なお、LSIチップ101の伝送ライン側では、端子103を介して400Mbpsでシリアル通信がなされる。

【0006】このようにパラレル通信側においては、振幅が大きく、然も、周波数が高いため、この部分に注目して電磁ノイズに配慮することが少なからず必要である。つまり、シリアル通信側には、精度の高いクトラム通信側では、スペクトラムがら、パラレルの両方の通信を行うチップにおいては、シリアルとされる。なお、このような要求に応えるために、従いまされる。なお、このような要求に応えるために、従いまされるが、この場合には、クロックを通常の数ペ程度以上変化させる必要があるため、シリアルとパラレルの両方の通信を行うチップに使用するには、困難であった

【OOO7】また、DLL (Delay-Locked Loop)により 周波数を可変することなく、位相のみを変動させる手法 が提案されているが、この場合においても、アナログ回路を用いるため、設計が困難であるばかりか、回路面積 の増大やプロセス・ポータビリティの点で問題点を有する。

【0008】従って、この発明の目的は、簡素な構成で 一定の位相差内で同期が取れたスペクトラム拡散クロッ クを生成することができ、然も、シリアルとパラレルの 両方の通信を行うチップに対して使用することが可能な クロック発生装置を提供することにある。

#### [0009]

【課題を解決するための手段】以上の問題を解決するために、請求項1の発明は、バスで接続された電子機器間でデータ通信を行う通信システムにおけるクロック発生装置において、互いに位相差を有するm(m:2以上の自然数)相のクロック信号を生成するクロック生成手段と、クロック生成手段から供給されるm相のクロック信号の一つを順次選択して第2のクロック信号として出力する選択手段と、選択手段から得られる第2のクロック信号のスペクトラムが拡散するように選択手段に制御信号を供給して制御する制御手段とを備えたことを特徴とするクロック発生装置である。

【OO10】この発明では、クロック生成手段と、選択手段と、制御手段とが設けられる。クロック生成手段において、所望の周波数で位相が一定分だけ互いにずれたm相のクロック信号が生成され、クロック生成手段において生成されたm相のクロック信号が選択手段に供給される。選択手段には、制御手段から制御信号が供給されており、選択手段において、制御手段からの制御信号に応じてm相のクロック信号の内の一つが順次選択されることにより、供給先である通信系が許容する精度の範囲内で位相が所定の関係で前後に変動し、スペクトラム上のピークが分散した第2のクロック信号が選択手段から出力される。

#### [0011]

いて図面を参照して説明する。図1は、この発明の一実施形態の全体構成を示す。図1に示すようにこの発明によるクロック発生装置は、クロック生成部1と、ディザリング制御部2と、選択処理部3とにより構成される。【0012】クロック生成部1は、PLL回路、水晶発振器、逓倍/分周回路等を有し、所望の周波数で位相が一定分だけ互いにずれたm相のクロック信号を生成する。クロック生成部1において生成されたm相のクロック信号S1mが選択処理部3に供給されると共に、カカ端子5を介して取り出される。出力端子5を取り出されたm相のクロック信号S1mは、例えば、ジッターが極力少なく、高精度が要求される図示されていないシリアル通信系の回路部に供給されて用いられる。

【発明の実施の形態】以下、この発明の一実施形態につ

【0013】図2に(m=5)とした場合のクロック生成部 1 において生成されるクロック信号 $S11\sim S15$ の一例を示す。図2に示すように所望の周波数で位相が $\Delta$ t だけ互いにずれた 5 相のクロック信号 $S11\sim S15$ がクロック生成部 1 において生成される。

【0014】選択処理部3には、ディザリング制御部2から制御信号SEL1が供給される。選択処理部3は、制御信号SEL1に応じてm相のクロック信号S1mの

内の一つを順次選択し、パラレル通信系用のクロック信号S2として出力する。選択処理部3において選択されたクロック信号S2が出力端子4を介して取り出され、例えば、図示されていないパラレル通信系の回路部に供給されて用いられる。

【 O O 1 5 】選択処理部3を制御するディザリング制御部2は、出力端子4に得られるクロック信号S2のスペクトラムが出来うる限り拡散し、然も、供給先であるパラレル通信系が許容する精度の範囲内で位相が所定の関係で前後に変動するように選択信号SEL1を生成する。なお、この発明の一実施形態の説明におけるディザリングは、量子化雑音を聴覚的に目立たなくするためのノイズを加える処理を指すのではなく、意図的に位相を所定の関係で前後に変動させてジッターを加え、スペクトラム上のピークを分散させる処理のことを指す。

【0016】上述した一実施形態の各部の構成について便宜上(m=5)としてさらに詳細に説明する。図3は、上述したクロック生成部1の具体的な構成の一例を示す。図3において、10で示されるのが5段構成のリングオシレータである。5段構成のリングオシレータ10は、図3に示すように5個の遅延回路11~15と、5個のバッファ16~20により構成されている。

【0017】遅延回路11の反転出力端子と、遅延回路 12の入力端子とが接続されると共に、遅延回路11の 出力端子と、遅延回路12の反転入力端子とが接続され る。同様に隣接する各回路間の反転出力端子と、入力端 子とが接続されると共に、出力端子と、反転入力端子と が接続される。つまり、遅延回路11~15のそれぞれ が直列に環状をなすように接続されている。また、遅延 回路11の反転出力端子と、遅延回路12の入力端子と の接続点にバッファ16の反転入力端子が接続されると 共に、遅延回路11の出力端子と、遅延回路12の反転 入力端子との接続点にバッファ16の入力端子が接続さ れる。同様に各回路間の反転出力端子と入力端子との接 続点と、出力端子と反転入力端子との接続点にバッファ 17~20の反転入力端子と入力端子とが接続される。 なお、遅延回路11~15のそれぞれには、電源端子V c を介して電源電圧が供給される。

【〇〇18】図4Aにパッファ16~20のそれぞれから得られる信号 c 〇~ c 4を示す。図4Aに示すようにパッファ16~20からは、位相が一定分だけ互いにずれた5相の信号 c 〇~ c 4が得られる。例えば、IEEE1394の物理レイヤのLSIチップでは、400MHzのクロック信号が必要であるため、IEEE1394に適用したものとして説明する。この場合においては、位相差が250psで、互いにずれた5本の400MHzの信号 c 〇~ c 4が5段構成のリングオシレータ10から出力される。なお、図1の説明においては、出力端子4からディザリング処理前の信号を得る場合について説明したが、

IEEE1394の物理レイヤのLSIチップに適用した場合では、出力端子5からは、出力端子4の8倍のクロック信号が実際には出力される。このため、出力端子5からは、例えば、信号cO~c4の一つが取り出される。

【0019】パッファ16~20から出力される信号 c 0~ c 4のそれぞれをパッファ16~20に対応して設けられた16分周回路21~25に供給し、それぞれ16分周することにより図4Bに示すように位相差が250psで、互いにずれた5本の50MHzの信号 d c 0~ d c 4が生成される。この信号 d c 0~ d c 4が上述した選択処理部3に供給される。

【0020】図5は、選択処理部3において生成されるクロック信号S2の一例を示す。前述したように選択処理部3は、ディザリング制御部1からの選択信号SEL1により制御され、図5に示すように1サイクル毎に上述した信号dc0~dc4の内の一つを順次選択する。なお、図5においては、50MHzの周期20nsを基準とした20.25nsおよび19.75nsの二つの周期を交互に選択して一つのクロック信号S2を合成する様子を示しており、選択された波形と、クロック信号S2との関係が破線の矢印で示されている。

【0021】具体的には、期間Aにおいては、サイクル毎に位相が250psずつ遅れ、期間Bでは、逆にサイクル毎に位相が250psずつ進み、期間Cでは、再び期間Aと同様に位相が250psずつ遅れて行く。このように選択処理を行うことで、クロック信号S2の周波数が期間Aでは、(1/20.25ns=49.38MHz)となり、期間Bでは、(1/19.75ns=50.63MHz)となる。また、クロック信号S2のハイレベルな区間は、全て20nsに固定されている。このため、クロック信号S2には、50MHzの成分もある程度含まれ、ディザリングされたクロック信号S2は、基本周波数分を含み、スペクトラムが分散されてピーク値が低く抑えられる。

【OO22】なお、上述した期間Aおよび期間Bに相当する周波数は、50MHzで8サイクル周期で50/8=6.25MHzである。一般的にこの位相を前後させるディザリング周波数に対してクロック同期に使用されるPLL回路のバンド幅は狭く、追従しない。つまり、平均的な位相にPLL回路においてロックし、サイクル毎のディザリングによる位相差は、あくまでもジッターとして捉えられ、PLL回路を用いて同期をとるチップとのパラレル通信が支障なくなされる。

【OO23】図6Aは、ディザリングしない場合の信号 dcO~dc4の内の一つの信号の周波数分布を示す。 なお、図6Aにおいては、横軸が周波数を示し、縦軸が スペクトラムの強度を示す。図6Aに示すように5OM Hzの基本周波数と、その奇数倍の周波数にピークを有す

る。一方、図6Bにディザリングして合成したクロック信号S2の周波数分布を示す。なお、図6Bにおいても、図6Aと同様に横軸が周波数を示し、縦軸がスペクトラムの強度を示す。図6Bに示すようにディザリングして合成したクロック信号S2は、基本周波数としてって合成したクロック信号S2は、基本周波数として合成、名の、50、63)の3つの成分を合み、スペクトラムが分散されてピーク値が低く抑えられる。このようにこの発明では、意図的に位相を所定の場所で前後に変動させてジッターを加えることにより、スペクトラム上のピークを分散させる。なお、この時、ジッターそのものは、上述した例の場合で最大でも±50のps程度であり、クロック周期20nsに対して2、5%でしかなく、パラレル通信系において動作保証上問題にならないレベルである。

【 O O 2 4 】図 7 は、上述したディザリング制御部 2 の 具体的な構成の一例を示す。図 7 に示すように 8 個の D 型のフリップフロップ 3 1 ~ 3 8 と、 3 個の O R 回路 4 1, 42, 43 とによりディザリング制御部 2 が構成されている。なお、図 7 に示すようにシフトレジスタを用いた構成とせずに、ステートマシン回路を用いることでも同様に制御信号を生成することが可能である。

【0025】フリップフロップ31の出力端子Qと、フ リップフロップ32の入力端子Dとが接続される。同様 に隣接する各フリップフロップ間の出力端子Qと、入力 端子Dとが接続される。つまり、フリップフロップ31 ~38のそれぞれが直列に環状をなすように接続されて いる。また、フリップフロップ32の出力端子Qとフリ ップフロップ33の入力端子Dとの接続点にOR回路4 1の一方の入力端子が接続され、フリップフロップ38 の出力端子Qとフリップフロップ31の入力端子Dとの 接続点にOR回路41の他方の入力端子が接続される。 フリップフロップ33の出力端子Qとフリップフロップ 34の入力端子Dとの接続点にOR回路42の一方の入 力端子が接続され、フリップフロップ37の出力端子Q とフリップフロップ38の入力端子Dとの接続点にOR 回路42の他方の入力端子が接続される。フリップフロ ップ34の出力端子Qとフリップフロップ35の入力端 子口との接続点にOR回路43の一方の入力端子が接続 され、フリップフロップ36の出力端子Qとフリップフ ロップ37の入力端子Dとの接続点にOR回路43の他 方の入力端子が接続される。

【0026】なお、フリップフロップ31のセット入力端子と、フリップフロップ32~38のリセット入力端子のそれぞれには、初期化信号initが供給され、フリップフロップ31~38のクロック入力端子のそれぞれには、所定のクロック信号ckが供給される。

【0027】図8は、所定の初期化信号initと、クロック信号ckが供給された際に上述したフリップフロップ31の出力端子Qとフリップフロップ32の入力端子Dとの接続点から得られる信号sOと、OR回路41

~43のそれぞれの出力端子から得られる信号s1,s2,s3と、フリップフロップ35の出力端子Qとフリップフロップ36の入力端子Dとの接続点から得られる信号s4の一例を示す。

【0028】図8に示すように初期化信号initによ りフリップフロップ31がセットされると共に、フリッ プフロップ32~38のそれぞれがリセットされる。こ れは、一つのフリップフロップだけをハイレベルに保持 するためである。そして、クロック信号ckの立ち上が リエッジのタイミングで順次ハイレベルがフリップフロ ップ間を1個ずつ移動して行き、巡回する。従って、信 号S0~S4としては、図8に示すように1つの信号が ハイレベルの時に他の4つの信号がローレベルとされ、 ハイレベルがクロック信号ckの1サイクル毎に(信号  $s 0 \rightarrow s 1 \rightarrow s 2 \rightarrow s 3 \rightarrow s 4 \rightarrow s 3 \rightarrow s 2 \rightarrow s 1 \rightarrow s$ 2····) の順序で各信号間を移動する。この信号S 0~84が前述した選択処理部3の制御信号SEL1と して用いられる。なお、上述した例の場合は、共通の初 期化信号initを用いてD型のフリップフロップ31 ~38を制御する場合について説明したが、フリップフ ロップ31~38のそれぞれを別個に制御することによ り出力を全て0にしてクロック信号の合成動作を停止す るようにしても良い。

【0029】図9は、上述した選択処理部3の具体的な構成の一例を示す。図9に示すようにクロック生成部1からの信号dc0~dc4に対応して設けられた5個のスイッチ回路51~55と、バッファ56とにより選択処理部3が構成されている。

【0030】スイッチ回路51~55のそれぞれは、制 御端子を有しており、例えば、制御端子がハイレベルに 制御された時にオンするように構成されている。スイッ チ回路51の入力端子に信号dc0が供給され、制御端 子に信号s0が供給される。スイッチ回路52の入力端 子に信号dc1が供給され、制御端子に信号s1が供給 される。スイッチ回路53の入力端子に信号dc2が供 給され、制御端子に信号s2が供給される。スイッチ回 路54の入力端子に信号dc3が供給され、制御端子に 信号s3が供給される。スイッチ回路55の入力端子に 信号dc4が供給され、制御端子に信号s4が供給され る。スイッチ回路51~55の出力端子のそれぞれが共 通接続され、この共通接続点にバッファ56の入力端子 が接続される。従って、スイッチ回路51~55のそれ ぞれは、出力側において、ワイヤードOR接続され、ス イッチ回路51~55を介した信号が合成される。バッ ファ56から前述したクロック信号S2が取り出され る。

【0031】なお、前述したディザリング制御部2において用いられるクロック信号ckは、図10に示すようにクロック生成部1からの信号dc0~dc4に対して選択処理部3のセットアップに必要な時間tSU以上確

保できるように位相制御されている。このため、クロック生成部1からの信号 d c O ~ d c 4を正しく選択することができる。このクロック信号 c k は、信号 d c O ~ d c 4を生成する分周回路中の最適な位相部分を取り出して用いたり、また、信号 d c O ~ d c 4 のいずれかーつをリングオシレータの発信クロックでシフトさせたりすることで容易に生成される。

【0032】上述した一実施形態の説明においては、便宜上(m=5)の場合について説明したが、この発明は、(m=5)以外の他の複数の相のクロック信号に対して容易に適用することができる。

【0034】さらに、上述した一実施形態のクロック生成部1の説明においては、具体例として5段構成のリングオシレータを用いる場合について説明したが、他にクロック発生回路を設け、その出力信号に対して遅延処理を施すことによりm相のクロック信号を得るようにしても良い。図12にクロック生成部1の他の具体例を示す。なお、この場合には、(m=7)で7相のクロック信号を生成する。

【0035】図11において50で示されるのがクロッ ク生成部1、もしくは、外部に設けられたクロック発生 回路である。クロック発生回路50の出力端子に6個の 直列接続された遅延素子51~56が接続される。クロ ック発生回路50の出力端子から信号c0が得られ、遅 延素子51の出力端子から信号 c1が得られ、遅延素子 52の出力端子から信号 c 2が得られ、遅延素子53の 出力端子から信号 c 3 が得られ、遅延素子 5 4 の出力端 子から信号 c 4 が得られ、遅延素子55の出力端子から 信号c5が得られ、遅延素子56の出力端子から信号c 6が得られる。遅延素子51~56のそれぞれは、任意 に遅延量を設定することができ、それぞれ互いに位相が 異なるる7相のクロック信号c0~c6を得ることがで きる。なお、この場合には、100ps或いはそれ以下ま で位相をシフトさせることができ、また、クロック生成 部1に別に設けられているPLL回路の電圧制御発振器 - の制御電圧を用いたマッチド遅延素子を用いるようにしても良い。さらに、クロック発生回路50の出力信号の発振周波数よりさらに高い周波数の基準信号を別回路から得、遅延素子51~56の代わりにシフトレジスタを用いて遅延素子と同様に機能させるようにしても良い。

## [0036]

【発明の効果】この発明では、クロック生成手段と、選択手段と、制御手段とが設けられ、選択手段からは、供給先であるパラレル通信系が許容する精度の範囲内で位相が所定の関係で前後に変動し、スペクトラム上のピークが分散した第2のクロック信号が出力される。このため、この発明によれば、簡素な構成で一定の位相を内で同期が取れたスペクトラム拡散クロックを生成することができ、電磁ノイズを低減することができる。また、この発明によれば、第2のクロック信号が選択手段から出力されると共に、クロック生成手段において生成された所定の高精度のクロック信号も併せて出力されるため、シリアルとパラレルの両方の通信を行うチップに対して使用することが可能となる。

#### 【図面の簡単な説明】

【図1】この発明の一実施形態の全体構成を示すブロック図である。

【図2】この発明の一実施形態の説明に用いる波形図である。

【図3】この発明の一実施形態におけるクロック生成部の一例を示すブロック図である。

【図4】この発明の一実施形態におけるクロック生成部の説明に用いる波形図である。

【図5】この発明の一実施形態における選択処理部の説明に用いる波形図である。

【図6】この発明の一実施形態における選択処理部の説明に用いる特性図である。

【図7】この発明の一実施形態におけるディザリング制 御部の一例を示すブロック図である。

【図8】この発明の一実施形態におけるディザリング制 御部の説明に用いる波形図である。

【図9】この発明の一実施形態における選択処理部の一 例を示すブロック図である。

【図10】この発明の一実施形態におけるディザリング 制御部と選択処理部の説明に用いる波形図である。

【図11】この発明の一実施形態におけるクロック生成 部の他の例を示すブロック図である。

【図12】従来のクロック発生装置の説明に用いる概念 図である。


#### 【符号の説明】

1・・・クロック生成部、2・・・ディザリング制御


部、3・・・選択処理部

4.5・・・出力端子


【図1】



【図2】




【図3】




【図11】


【図12】




[図4]





【図6】






[図9]







.

.

(11)

特開2001-148690

【図10】

